저자: 미상 · 한국인
요약 보기
AI 확산으로 메모리 병목이 심화되며 HBM4가 핵심으로 부상. HBM4는 인터페이스 2048개, 대역폭 초당 2TB급, 16단 적층이 목표. 기존 마이크로범프(TC-NCF, MR-MUF)는 높이·피치·열 한계에 부딪히며 하이브리드 본딩이 대안으로 제시됨. 삼성은 하이브리드 본딩 선도 도입을 노리나 양산 난이도 높고, SK하이닉스는 MR-MUF 고도화를 주력으로 하며 하이브리드 본딩은 프리미엄·차세대용으로 병행 개발 중. 장기적으로 20단 이상에서는 하이브리드 본딩이 사실상 표준이 될 것으로 전망.
다듬은 글
AI의 발전 속도에 비해 이를 구동하는 반도체 성능이 따라가기 힘든 상황입니다. 흔히 메모리 월이라고 부르는 이 현상은, 아무리 똑똑한 두뇌가 있어도 데이터 공급이 느리면 말짱 꽝이라는 사실을 보여줍니다. 그래서 이 문제를 해결하기 위해 반도체 업계가 소환한 병기가 SK하이닉스가 독보적으로 생산하고 있는 고대역폭 메모리, 하이 밴드위스 메모리 HBM입니다. 오늘은 점점 난이도가 올라가고 있는 HBM 관련 이야기와 함께, 메모리 업체들의 HBM 경쟁 판도를 가를 HBM4에 들어간 기술을 정리해 보겠습니다. 특히 디램 다이를 층층이 쌓아 올리며 붙이는 기존 본딩 기술과, 앞으로 채용할 예정인 하이브리드 본딩 기술이 무엇이고 무엇이 대단하며 무엇이 어려운지 살펴보겠습니다.
HBM4의 목표는 아주 단순하고 무식합니다. 더 빠르게, 더 많이. 2025년 4월 제드텍(JEDEC)이라는 국제 반도체 표준 협의 기구가 확정한 HBM4 표준은 상식을 파괴하는 스펙을 담고 있습니다. 먼저 데이터가 다니는 통로, 즉 인터페이스를 기존 1024개에서 2048개로 정확히 두 배 넓혔습니다. 이 넓어진 16차선 도로 위로 데이터를 쏟아부어 초당 최대 2TB라는 경이로운 대역폭을 달성하겠다는 것입니다. 이는 두 시간짜리 4K 영화 약 400편을 단 1초 만에 전송하는 엄청난 속도입니다. 여기에 디램 칩을 무려 16층까지 쌓아 올립니다.
손톱만 한 칩 위에 16층짜리 초고층 아파트를 짓겠다는 셈인데, 문제는 여기서부터 시작됩니다. 기존 건축 공법으로는 한계가 있을 거라는 전망이 나옵니다. 지금까지 HBM을 쌓을 때는 각각의 디램 칩을 붙이는 데 마이크로 범프라는 기술을 썼습니다. 아주 작은 납땜 돌기를 만들어 칩과 칩을 이어 붙이는 방식입니다.
이 마이크로 범프 방식에는 대표적으로 두 가지가 있습니다. TC-NCF와 MR-MUF입니다. 삼성전자가 주로 쓰는 TC-NCF 방식은 햄버거 패티 사이에 치즈를 한 장씩 끼워 놓고 꾹 누르는 것과 비슷합니다. 칩을 쌓을 때마다 비전도성 필름(NCF)이라는 얇은 필름을 한 장씩 깔고, 뜨거운 도장 같은 장비로 열과 압력을 가해 눌러 붙입니다. 이 방식은 칩이 휘는 것을 막는 데는 유리하지만, 공정이 비교적 느리고 열전도율이 낮은 필름 때문에 열이 잘 빠지지 않는다는 단점이 있습니다.
반면 SK하이닉스가 채택한 MR-MUF는 칩들을 먼저 붙여 놓고, 그 사이 빈틈에 액체 형태의 특수 접착제(MUF)를 한 번에 주입해 굳히는 방식입니다. 이렇게 하면 공정이 빠르고 열을 잘 전달하는 재료를 쓸 수 있어 열 관리에 훨씬 유리합니다. 일찍부터 이 분야를 연구해 온 SK하이닉스는 MR-MUF 구현에 필요한 재료도 독점 계약해 경쟁사를 따돌리고 HBM 시장을 장악했습니다.
하지만 두 방식 모두 16단 HBM4 앞에서는 공통적인 한계에 부딪힐 수 있다는 분석이 나옵니다. 바로 마이크로 범프 자체의 한계입니다.
첫째는 높이입니다. JEDEC이 정한 HBM4의 최대 높이는 775마이크로미터, 머리카락 굵기 정도입니다. 이 얇은 공간 안에 범프와 NCF, MUF 같은 재료까지 모두 넣어야 하는데, 8단, 12단 때보다 물리적으로 불가능에 가까워지고 있습니다.
둘째는 간격입니다. 데이터 통로가 두 배로 늘었으니 범프도 두 배 더 촘촘하게 박아야 합니다. 그런데 범프 간격을 20마이크로미터 이하로 좁히면 연결되면 안 될 것들이 붙어버리는 쇼트가 나거나, 패키징 과정의 어려움 때문에 수율이 기존보다 훨씬 떨어질 수 있습니다. 10마이크로미터 이하는 사실상 물리적 장벽으로 여겨집니다.
셋째는 열과 신호입니다. 16층 아파트 꼭대기에서 불이 나면 열기가 1층까지 빠져나오기 힘들듯, 층수가 높아질수록 NCF나 MUF 같은 언더필 층 때문에 열 저항이 커져 칩이 타 버릴 수도 있습니다. 게다가 범프를 거치며 신호 경로가 길어져 데이터가 손실되고 전력도 더 많이 먹습니다.
이 문제의 해결책이 바로 범프를 없애 버리는 것입니다. 여기서 하이브리드 본딩이 등장합니다. 납땜 돌기를 쓰지 않고, 두 개의 레고 블록을 돌기 없이 맞붙이듯 칩과 칩에 있는 구리 배선을 직접 맞대서 붙이는 방식입니다.
기존 범프 방식의 연결 간격(피치)은 20마이크로미터 안팎이었지만, 하이브리드 본딩은 10마이크로미터 이하, 나아가 1마이크로미터까지 줄일 수 있습니다. 연결 통로를 수십 배 더 촘촘하게 만들 수 있다는 뜻입니다. 범프와 그 사이를 채우던 언더필도 필요 없어지니 적층 높이도 낮아집니다. 같은 높이에 더 많은 층을 쌓을 수 있는 셈입니다.
열 문제는 더 극적으로 해결됩니다. 열을 가두던 주범이 언더필이었는데, 이것이 사라지고 구리끼리 직접 연결되면서 열이 빠져나가는 고속도로가 뚫립니다. 연구에 따르면 접합부 열저항을 최대 47%까지 줄이고, 수직 열전도율은 세 배까지 높일 수 있다고 합니다. 또 중간에 걸리는 범프가 없으니 전기 신호가 최단 거리로 저항 없이 달리고, 신호 지연과 손실이 30%에서 50%까지 줄어듭니다. 더 빠르고, 더 안정적이며, 전기도 덜 먹는 것입니다.
그렇다면 왜 이 기술은 지금까지 쉽게 구현되지 못했을까요? 하이브리드 본딩은 단순한 후공정 조립 기술이 아닙니다. 웨이퍼를 만드는 전공정 수준의 최고 기술과 환경이 필요합니다. 여기에는 여섯 가지 관문이 있습니다.
첫째, 평탄도입니다. CMP라는 화학적 기계 연마 공정으로 웨이퍼 표면을 원자 수준으로 매끄럽게 만들어야 합니다. 구리 배선과 주변 절연막의 높이 차이를 수 나노미터, 머리카락 굵기의 수만 분의 일 이하로 제어해야 하며, 구리 부분이 살짝 파이는 디싱 현상까지 완벽히 보정해야 합니다. 축구장 전체를 먼지 한 톨 없이 당구대처럼 평평하게 만드는 것과 비슷합니다.
둘째, 먼지와의 전쟁입니다. 칩을 자르고 가공하는 과정에서 생기는 0.1마이크로미터 크기의 이물질 하나만 있어도 접합면에 빈 공간, 즉 보이드가 생겨 불량이 납니다. 기존 후공정보다 훨씬 엄격한 청정도가 요구됩니다.
셋째, 정렬입니다. 웨이퍼와 웨이퍼를 붙일 때 수백 나노미터 이하의 오차로 정확히 맞춰야 합니다. KTX가 시속 300km로 달리면서 1km 밖에 있는 동전 구멍에 바늘을 정확히 꽂는 것과 같은 정밀도입니다.
넷째, 까다로운 열 관리입니다. 기존 TC 본더는 350도 안팎의 고온으로 눌러 붙이지만, 하이브리드 본딩은 250도 이하의 비교적 낮은 온도에서 구리 원자들이 스스로 결합하도록 해야 합니다. 온도가 너무 높으면 이미 만들어 둔 회로가 망가질 수 있기 때문입니다.
다섯째, 감당하기 어려운 비용입니다. 이 모든 것을 가능하게 하는 장비들은 기존 장비보다 세 배 이상 비싸고, 공간도 훨씬 많이 차지합니다. 반도체 앞단 공정에서 쓰던 초고가 장비가 후공정 조립 라인으로 들어오면서 설비 투자 비용이 폭증하고, 공장 전체를 재설계해야 할 수도 있습니다.
여섯째, 감자칩보다 얇은 웨이퍼 다루기입니다. 16단으로 쌓으려면 디램 다이 하나의 두께를 20마이크로미터 수준까지 얇게 깎아야 합니다. 감자칩보다 훨씬 얇고 약해서 작은 열이나 응력에도 쉽게 휘고 깨집니다. 그래서 특수 캐리어 웨이퍼에 잠시 붙여 옮기는 등 아기 다루듯 조심스럽게 다뤄야 합니다.
이 여섯 관문 때문에 SK하이닉스, 삼성전자, 마이크론의 전략이 흥미롭게 갈리고 있습니다.
먼저 삼성전자는 선제적 도입으로 기술 초격차를 노리고 있습니다. HBM3 시장에서 한때 뒤처졌던 만큼, HBM4에서 하이브리드 본딩에 집중해 판도를 한 번에 뒤집겠다는 공격적인 리버스 전략입니다. 26년 양산을 목표로 가장 먼저 이 기술을 마스터하겠다는 것입니다. 경쟁사 대비 더 나은 공정을 쓰면서 수율을 얼마나 잘 잡느냐가 핵심입니다. 다만 파운드리에서 게이트올어라운드를 도입해 3나노를 양산했다고 발표했지만, 결과적으로 TSMC의 전 세대 5나노 핀펫에도 이기기 힘든 현황이 보여주듯, 무조건 먼저 도입한다고 잘되는 것은 아닙니다. 새로운 설비와 공정을 채택한 만큼 더 힘껏 달려야 하는 상황입니다. 참고로 얼마 전까지만 해도 삼성전자가 SK하이닉스보다 먼저 HBM4에 하이브리드 본딩을 검토한다고 알려졌지만, 최근 밝힌 계획에 따르면 이르면 HBM4E(7세대 고대역폭 메모리) 16단부터 적용하겠다는 것으로, 이 기술의 난이도를 짐작하게 합니다.
반면 현재 시장 1위인 SK하이닉스는 투트랙 전략을 씁니다. 주력 제품은 가장 잘하는 기존 MR-MUF 기술을 극한까지 업그레이드한 어드밴스드 MR-MUF를 적용해 안정적으로 양산하며, 이를 통해 수율과 원가 경쟁력을 꽉 잡겠다는 것입니다. 동시에 하이브리드 본딩은 최고 성능을 원하는 프리미엄 고객용이나 차세대 HBM4E를 위한 기술로 따로 개발하고 있습니다. 안정과 혁신이라는 두 마리 토끼를 모두 잡으려는 것입니다. 다만 마이크론과 삼성전자가 진입하면서 가격 경쟁이 심해져 이익률이 낮아질지는 지켜볼 대목입니다. 그럼에도 하이브리드 본딩 도입을 늦추는 모습은 기술력에 대한 자신감의 표현으로 볼 수 있습니다.
결국 HBM4 시대는 기존 기술의 한계와 하이브리드 본딩이라는 혁신의 가능성이 교차하는 기술의 거대한 변곡점입니다. 16단 HBM4는 기존 공법과 신공법이 맞붙는 첫 번째 전쟁터가 될 것으로 보입니다. 확실한 것은, 20단 이상을 쌓아야 하는 HBM4E와 HBM5 시대로 가면 하이브리드 본딩은 더 이상 선택이 아닌 유일한 해법, 사실상의 표준이 된다는 점입니다. 결국 미래 HBM 시장의 패권은 누가 먼저 이 여섯 개의 관문을 통과하고 안정적인 수요를 확보하느냐에 달려 있을 것입니다.
Comments 0