저자: 미상 · 한국인
요약 보기
삼성전자·TSMC의 2나노 반도체 양산 경쟁이 본격화되었고, 일본 라피더스도 2나노 시제품 제작에 성공했다고 전함. 삼성은 2나노 수주 확보에 집중하며 1.4나노 양산 시점을 2027년에서 2029년으로 연기. 삼성전자 주가는 4거래일 연속 상승(18일 기준 67,100원), 외국인 보유율 50% 상회. 또한 삼성은 9나노급 D램으로 4F² 및 6F² 구조를 병행 개발 중이며 2027년 샘플 공급, 3년 내 양산 계획. 메모리 3사는 현재 10나노급 4~5세대 D램 주력.
다듬은 글
삼성전자와 대만 TSMC가 올해 하반기 2나노(nm) 반도체 생산 계획을 밝혔고, 일본 라피더스도 2나노 시제품 제작에 성공하면서 글로벌 반도체 기업들의 2나노 전쟁이 본격화됐습니다. 나노미터는 1nm가 10억분의 1m 정도로 굉장히 작은 단위입니다. 이 차세대 공정인 2나노는 인공지능 반도체 등 고성능 칩에 적용되는 기술로, 반도체 업계에서는 2나노 공정을 향후 반도체 주도권을 좌우할 핵심 기술로 꼽고 있습니다. AI, 자율주행, 고성능 컴퓨팅 분야에서 최첨단 반도체에 대한 수요가 커지면서, 이를 만드는 초미세 공정이 고객사의 선택을 가르는 기준이 될 것이라는 관측입니다.
지금까지는 TSMC와 삼성전자가 양산하는 3나노가 반도체 업계에서 가장 앞선 기술이었습니다. 20일 반도체 업계에 따르면 삼성전자는 올 하반기 2나노 공정이 적용된 반도체 양산을 앞두고 빅테크 기업들을 중심으로 고객사 확보에 총력을 기울이고 있습니다. 매 분기 조 단위 적자를 내고 있는 파운드리 사업부의 부활이 2나노 양산 성공에 걸려 있다는 인식에서입니다. 현재 삼성전자는 평택 캠퍼스 등에서 2나노 공정라인 구축을 진행 중입니다. 2027년으로 계획했던 1.4나노 양산 시점도 2029년으로 미루고, 2나노 공정의 수요를 끌어올리는 데 집중하고 있습니다.
삼성전자는 3나노에 쓰였던 게이트 올 어라운드(GAA) 트랜지스터 기술을 2나노 양산에도 적용할 수 있어, 기술 안정화에 상대적으로 유리하다는 평가를 받고 있습니다. 게이트 올 어라운드는 전류가 새는 것을 최소화해서 미세 공정의 한계를 극복하고 고성능 반도체를 만들 수 있게 하는 핵심 기술입니다. 다만 TSMC 등 경쟁사들도 2나노 양산에 대한 자신감을 드러내고 있습니다. 웨이저자 TSMC 회장은 최근 2분기 실적 설명회에서 하반기에 2나노 양산에 들어갈 예정이며, 양산 과정은 3나노와 유사한 패턴을 보일 것이라고 밝혔습니다. 또 2나노 제품의 가격과 이익 창출도 3나노보다 높아서, 하반기부터 양산되면 내년 상반기 실적에 기여할 것이라고 설명했습니다. TSMC의 올해 1분기 글로벌 파운드리 시장 점유율은 세계 1위인 67.6%로, 2나노 시장도 주도해 다른 기업과의 격차를 벌리겠다는 의도로 풀이됩니다.
일본이 반도체 산업 부활을 위해 세운 라피더스도 최근 2나노 시제품 제작에 성공했다고 밝혔습니다. 라피더스는 2022년 일본 정부 주도로 설립된 파운드리 연합으로, 도요타, 소니, 키옥시아 등이 참여하고 있습니다. 4월 홋카이도 공장 가동을 시작한 라피더스는 이달 10일 전기 신호를 제어하는 핵심 부품인 트랜지스터가 정상적으로 작동하는 것을 확인했다고 전했습니다. 업계에서는 삼성전자가 1.4나노 양산 시점을 미루고 2나노에 집중하겠다는 방침을 세운 만큼, 빅테크 수주를 따내는 것 아니냐는 기대가 커지고 있습니다.
그 기대감을 반영하듯 삼성전자 주가는 4거래일 연속 상승했고, 외국인 보유율도 50%를 넘기도 했습니다. 삼성전자 주가는 18일 기준 67,100원까지 올랐습니다. 업계 관계자는 "다음 공정보다 현재에 집중하겠다는 것은 그만큼 2나노 고객 수요가 있다는 방증일 수 있다"고 설명했습니다.
2나노 수주 경쟁과 함께 삼성전자의 주력 제품인 D램 개발 전략도 살펴볼 필요가 있습니다. 업계에 따르면 삼성전자는 9나노급 D램 개발을 위해 4F² 구조뿐만 아니라 기존 6F² 구조의 D램 개발도 준비 중인 것으로 전해졌습니다. 최정동 테크인사이츠 수석 부사장은 "수직 구조의 4F² D램을 양산하는 과정에서 설계와 공정, 제조장비의 변화가 크다"며, "기존 방식으로 한 단계 더 개발할 경우 설계와 장비 변경 없이 회로 선폭만 축소할 수 있고, 4F² D램 개발에 대한 시간도 벌 수 있어 그 가능성을 평가해 보는 것"이라고 설명했습니다.
D램은 세대를 거듭할수록 미세 공정이 적용되어 회로 선폭이 좁아집니다. 이를 바탕으로 칩의 크기를 줄이고 집적도를 높여 성능과 전력 효율을 향상시킵니다. 현재 삼성전자와 SK하이닉스, 마이크론 등은 10나노급 4세대와 5세대 D램을 주력 제품으로 경쟁하고 있고, 올 하반기에는 10나노급 6세대 D램을 본격 양산할 계획입니다. 다만 10나노 미만 D램 공정부터는 제조 난도뿐만 아니라 미세 공정에 따른 제조 비용이 치솟아, D램 구조의 변화가 불가피하다는 전망이 우세합니다. 이에 메모리 반도체 기업들은 평면에서 수직으로 D램 구조를 바꿔 성능과 전력 효율을 높이는 전략을 택했습니다.
삼성전자는 10나노급 7세대 D램 다음 세대에, SK하이닉스는 그보다 한 세대 뒤에 4F² 구조 D램을 내놓을 계획인 것으로 알려졌습니다. 삼성전자는 SK하이닉스보다 한 세대 앞서 이를 개발하는 만큼 모든 가능성을 열어 두고 평가하고 있습니다. 반도체 업계 관계자는 "9나노급 D램을 기존 6F² 구조로 개발하고, 다음 세대부터 4F² 구조로 개발하는 방안도 있다"며 "개발과 평가를 해보면 결정될 사안"이라고 말했습니다. 삼성전자는 개발을 완료하고 이르면 2027년 해당 제품의 샘플을 고객사에 공급한 뒤 3년 내에 양산할 방침인 것으로 파악됩니다. 업계 관계자는 "삼성전자는 10나노급 4세대 D램 제품부터 경쟁사인 SK하이닉스의 우위를 점하지 못하고 있다는 위기의식이 내부적으로 팽배한 상황"이라며, "차세대 D램에서는 경쟁사와 격차를 벌릴 수 있도록 다각도로 개발 방향을 수립하고 있다"고 설명했습니다.
Comments 0