저자: 미상 · 한국인
요약 보기
AI GPU(블랙웰·호퍼)의 생산 병목은 TSMC의 CoWoS 패키징, 특히 실리콘 인터포저의 레티클 크기 제약에 있다. 인터포저는 비싸고(PCB 대비 약 20배) 웨이퍼당 생산 가능 개수가 적어 공급이 부족하며, 향후 대형화로 병목이 심화될 것으로 설명. 장기적으로 PCB 대신 유리기판이 주목받을 전망이라고 언급.
다듬은 글
레티클 사이즈와 AI GPU 병목
통로 자체도 굉장히 미세하게 만들어야 한다는 게 핵심입니다. 인터포저의 핵심은, 나중에는 인터포저 같은 것이 필요 없고 PCB 기판 대신 유리 글라스 기판이 나온다는 점입니다.
여러분 반갑습니다. 안대 공학 에러입니다. 엔비디아의 AI 반도체, 그러니까 서버형 GPU 혹은 AI 액셀러레이터라고 부르는 블랙웰이나 호퍼 같은 GPU들을 일론 머스크는 10만 개씩 사 간다고 하고, 오라클도 엄청나게 많이 사 간다는 이야기가 많이 돕니다. 그런데 이것은 1년에 생산할 수 있는 캐파가 정해져 있다고 계속 얘기되고 있습니다. 그중에서도 TSMC가 아무리 대단한 TSMC라 하더라도 더 빨리 만들고 더 많이 생산해서 돈을 더 벌고 싶어도 불가능할 수밖에 없는 병목, 즉 보틀넥이 있습니다.
흔히 "코워스가 모자라다"는 이야기를 많이 들어보셨을 텐데요. 코워스(CoWoS)는 TSMC가 내놓은 브랜드명입니다. 코워스의 내용을 이해하시면 반도체 제조가 어떤 흐름으로 진행되고 있는지 감을 잡을 수 있고, 최근 국내 시장에서 많이 들으신 유리기판 얘기도 왜 유리기판으로 갈 수밖에 없는지까지 설명이 됩니다. 그래서 오늘은 첫 번째 시간으로, 대단한 TSMC라도 엔비디아가 계속 빨리 만들어 달라는 그 많은 양을 생산하지 못하는 가장 근본적인 원인, 즉 병목이 되는 코워스 인터포저 기술을 간략히 설명드리고, 반도체 제조 관련 흐름을 짚어 보겠습니다.
레티클 사이즈가 코워스를 필요로 한 이유
코워스 도입의 근본 이유는 '레티클 사이즈'와 관련됩니다. 레티클 사이즈를 들어보셨나요? 제가 이전 영상에서 많이 설명드렸는데, 레티클은 반도체를 만들 때 카메라 현상하듯이 마스크를 씌워서 어떤 곳은 까맣게, 어떤 곳은 하얗게 만들고, 빛이 레티클을 통과하면서 레티클에 새겨진 회로 패턴대로 웨이퍼 표면에 그림을 그린다고 말씀드렸습니다. 이 레티클이라는 마스크의 크기는 정해져 있습니다. 33mm 정도 되는 직사각형 모양의 마스크를 가지고 있고, 면적은 858제곱mm 정도입니다.
이 858제곱mm가 한계이다 보니 현재 칩의 최대 크기도 이 정도로 한정됩니다. 그래서 최근 엔비디아 발표 같은 것을 보면 "레티클 사이즈"라는 말이 나오는데, 칩에서 때려 넣을 수 있는 가장 큰 면적을 쓰고 그만큼 트랜지스터를 빼곡하게 넣었다고 이해하시면 됩니다. 그럼 이보다 더 큰 것은 못 만드느냐 하면, 레티클을 '스티칭'이라고 해서 바느질하듯 이어 붙여 더 키우는 기술도 연구되고 있습니다.
어쨌든 중요한 것은 레티클 사이즈만큼의 칩이 만들어졌다는 점입니다. 그 안에 엄청나게 많은 트랜지스터가 들어 있고, 이 트랜지스터들이 기능을 수행하면서 신호가 바깥으로 많이 오가야 합니다. H100이나 B100 같은 제품은 가운데 GPU 칩 양쪽에 HBM 메모리가 깔려 있습니다. 그래서 메모리와 GPU 사이를 엄청나게 많은 신호가 오가야 합니다. 특히 AI는 학습(트레이닝)이든 추론(인퍼런스)이든 메모리에 파라미터를 실었다가 내보내고 다시 싣는 과정이 반복되므로, 신호가 오가는 규모가 예전과는 비교도 안 될 만큼 많아졌습니다. 이 점을 먼저 이해하시면 좋겠습니다.
엔비디아 GPU의 구조와 연결 문제
이 지점에서 엔비디아 GPU의 구조를 보면, 실제 프로세서 역할을 하는 쿠다 코어나 트랜스포머 엔진 등이 박혀 있는 GPU 프로세서를 엔비디아가 설계합니다. 설계를 마치면 TSMC에 만들어 달라고 맡깁니다. 그다음 DRAM 다이에 해당하는 HBM이 있습니다. HBM은 8단, 12단 얘기가 나오는데, 하이닉스가 별도로 만들어서 TSMC에 넘깁니다. 그러면 이 둘을 엮어야 합니다.
이미 레티클 사이즈 크기의 GPU가 있고 메모리도 거기에 붙어 있는데, 이들을 서로 연결해 줘야 합니다. 전선으로 연결하든 범프로 연결하든 어쨌든 연결해야 하는데, 신호 수가 엄청나게 많습니다. 예전에는 신호가 많지 않았기 때문에 우리가 흔히 말하는 PCB, 즉 프린티드 서킷 보드(초록색 기판이 흔하지만 요즘은 꼭 초록색이 아니어도 됩니다)에 범프를 연결하면 됐습니다.
그런데 요즘은 신호가 너무 많습니다. PCB는 플라스틱 계열 재료라서 물성상 너무 많은 신호를 주고받기에는 미세한 구조를 만들기 어렵습니다. 그래서 이 복잡한 구조와 많은 신호를 전달하기 위해 중간에 끼우는 것이 바로 인터포저입니다. 인터포저도 반도체 전공정을 그대로 거칩니다. 즉 반도체를 만들듯이 만든다고 생각하시면 됩니다. 그래서 배선을 매우 미세하게 할 수 있고, 반도체 칩 같은 것을 만들어 내는 것입니다.
조금 확대해서 보면, 여러 칩 다이가 있을 때 PCB 패키지에 그냥 올려서 연결하기에는 너무 빡빡하니까, 훨씬 더 미세하게 통로를 뚫을 수 있는 중간 다리를 연결하는 것, 이것을 인터포저라고 이해하면 됩니다. 다이 자체가 레티클 사이즈로 엄청나게 커졌고, 공정은 4나노에서 3나노로 미세화되고 있습니다. 그만큼 엄청나게 많은 신호를 빨리 바깥으로 내보내야 하는데, 이를 위해 통로 자체를 굉장히 미세하게 만들어야 하는 것이 핵심입니다. 기존 방식으로는 안 되니까 그렇게 한다는 것이 인터포저의 핵심입니다.
TSMC의 코워스 종류
여기서 TSMC의 코워스를 이야기하면 좋겠습니다. TSMC는 CoWoS를 "Chip on Wafer on Substrate", 즉 칩을 웨이퍼 위에 올리고 그것을 기판(서브스트레이트)에 올리는 구조로 브랜딩했습니다. 칩이 웨이퍼 위에 있고, 웨이퍼 위에 서브스트레이트가 있습니다. 흔히 말하는 기판은 맨 아래 부분이고, 중간의 웨이퍼 부분에 해당하는 것이 인터포저입니다.
제가 말씀드린 인터포저는 웨이퍼라고 할 수 있습니다. 즉 웨이퍼에서 직접 만든 배선으로 미세한 전달을 할 수 있게 만들어 내겠다는 것이 포인트입니다.
코워스도 여러 종류가 있습니다. 엔비디아 GPU에 들어가는 것은 '코워스 S'라고 불리는데, S는 실리콘을 의미합니다. 실리콘 웨이퍼를 사용해 만든다는 뜻이고, 우리가 흔히 말하는 반도체 칩을 만들 때 쓰는 실리콘과 같은 재료입니다. 단일 실리콘으로 만들기 때문에 고성능과 고집적도를 구현할 수 있습니다. 대신 반도체 칩을 만들듯이 웨이퍼를 만들어야 하므로 매우 비싸다는 단점이 있습니다.
다음은 '코워스 R'입니다. R은 실리콘 인터포저가 아니라 유기(올가닉) 인터포저를 말합니다. 유기 인터포저는 실리콘보다 저렴합니다. 유기 물질을 사용해 가격이 싸고, 우리 주변의 많은 것들이 고분자 물질로 되어 있듯이 모양을 만들기도 쉽습니다. 그런데 왜 굳이 실리콘을 썼느냐는 질문이 나오고, 이것이 나중에 유리기판과도 이어집니다. 원래 유기 인터포저를 쓰다가 실리콘으로 넘어온 이유는, 유기 인터포저는 가격이 싸고 성형도 쉽지만 열에 약하기 때문입니다. 반도체 공정은 매우 뜨겁고, HBM과 GPU를 연결하려면 본딩 공정에서 열을 가해 압착해야 합니다. 이때 열을 가하면 휘어지는 현상, 즉 워피지가 생깁니다. 유기 인터포저는 휘어지기 때문에 제대로 붙지 않거나 분량 같은 문제가 생길 수 있습니다. 실리콘은 평탄하게 가공되어 훨씬 미세하게 조정할 수 있고, 열 팽창 계수가 낮아 휘어지는 것을 덜 할 수 있다는 장점이 있습니다.
마지막으로 '코워스 L'이 있는데, 이는 기판과 실리콘 브릿지를 중간에 연결하는 중간 단계의 기술로 보시면 됩니다. 인텔에도 이런 기술이 있습니다. 이 개념 자체는 3, 40년 전에 이미 나온 기술이고, TSMC가 새로 만든 것이 아닙니다. 옛날에는 비싼 실리콘으로 공정을 해서 겨우 배선 연결에 쓰는 것이 비효율적이라 안 썼는데, 이제는 그런 시대가 되었습니다. 레티클 사이즈 크기의 칩에서 나오는 엄청난 신호를 연결해야 하기 때문입니다.
인터포저의 생산 한계
그런데 실리콘 인터포저는 단순히 비쌉니다. PCB보다 약 20배 비쌉니다. 비싼 것 말고도 생산량 자체를 많이 못 하는 이유가 있습니다. 인터포저의 원래 역할을 생각해 보면 이해하기 좋습니다. 메모리 HBM이 있고, 엔비디아 GPU가 있는데 GPU는 이미 레티클 사이즈의 엄청나게 큰 크기입니다. 이들을 다 엮으려면 레티클 사이즈보다 더 큰 인터포저, 즉 더 큰 크기의 웨이퍼 칩이 필요하다는 것입니다.
예를 들어 12인치, 즉 300mm 웨이퍼가 있다고 해보겠습니다. 이 웨이퍼 위에 실제로 레티클 사이즈보다 더 큰 인터포저를 만들어야 합니다. 원래 칩보다 더 큰 것을 만들어야 칩끼리 연결할 수 있기 때문입니다. 그래서 산업계에서는 현재 레티클 사이즈의 3.3배, 지금은 다섯 배까지도 고려하고 있으며, 나중에는 여덟 배까지 간다고 얘기합니다.
레티클 사이즈의 3.3배 크기로 웨이퍼 위에서 넓게 잘라 낸다고 해보겠습니다. 웨이퍼 가장자리 부분은 쓸 수 없고, 나머지를 잘라 보면 쓸 수 있는 인터포저는 몇 개 되지 않습니다. 크게 만들면 웨이퍼 한 장에서 나올 수 있는 인터포저 개수가 한정됩니다. 제가 알기로는 레티클 사이즈의 3.3배 기준으로 대략 10개에서 20개 사이입니다. 계산해 보면 나옵니다. 858제곱mm에 3.3을 곱한 인터포저 면적으로 나누면 됩니다. 그중에서도 불량품이 나오면 날려야 하므로 실제로는 열 몇 개 정도가 된다고 알고 있습니다. 앞으로 레티클 사이즈의 다섯 배가 되면 더 큰 면적이 필요하니 웨이퍼 한 장에서 나올 수 있는 수는 더 줄어듭니다. 그만큼 인터포저는 웨이퍼 한 장에서 몇 개 안 나오는 귀중한 부품입니다.
반도체 공장, 즉 팹도 엄청난 투자가 필요합니다. 그런데 이렇게 귀중한 자원을 로직 디자인이나 다른 파운드리 수주 물량에 쓰지 않고 이 칩에 쓰더라도, 흔히 앱에서 웨이퍼를 몇만 장 생산할 수 있다는 식의 생산 규모 얘기를 하지만, 인터포저는 한 장의 웨이퍼에서 나올 수 있는 칩 사이즈보다 훨씬 커서 개수가 훨씬 적게 나올 수밖에 없습니다. 그러면 내년, 내후년으로 갈수록 캐파가 계속 모자랄 것입니다. GPU도 더 많이 만들어 달라는 요구가 많은데 계속 못 만드는 상황이 되는 것입니다.
유리기판으로 가는 흐름
지금은 인터포저를 중간에 끼워 배선을 하고 있지만, 나중에는 인터포저 같은 것이 필요 없어지고 PCB 기판 대신 유리 글라스 기판이 나올 것입니다. 글래스 기판은 PCB가 섬세하게 하지 못하는 것을 미세하게 할 수 있으므로, 지금 이것에 집중하고 있습니다. 엔비디아나 애플을 위해 TSMC가 열심히 하고 있고, 인텔도 하고 있으며, 우리나라 관련 기업들도 많습니다. 그래서 유리기판이 점차 주목받고 있습니다.
정리하면, 유리기판이 집중될 수밖에 없는 이유는 결국 어떤 소재를 쓰느냐, 그리고 그만큼 생산성이 있느냐, 즉 돈을 벌 수 있느냐는 관점입니다. 현재는 인터포저라는 구조를 웨이퍼 생산 기준으로 접근하고 있다고 이해하시면 됩니다.
다음 시간에는 유리기판이 얼마나 대단한 것인지 설명드리겠습니다. 이미 제가 오리지널 영상으로 올린 것이 있으니 참고해 주시고, 관련해서 다음 번에 자세히 설명드리겠습니다. 지금까지 안달공학 에러였습니다.
Comments 0