저자: 미상 · 한국인
요약 보기
TSMC가 1.4나노 공정 개발을 선언하며 삼성전자와 파운드리 경쟁이 격화되고 있다는 내용. 나노 숫자는 성능 지표가 아니며 양자터널링 등 기술 한계가 존재한다. 삼성전자는 신소재 기술(이준이 교수 연구팀의 원자 발견 등)로 이를 극복할 가능성이 있다고 분석. 공정 숫자보다 소재·구조 기술이 핵심이라고 강조. 삼성의 최근 내부 문제에도 불구하고 응원하는 입장.
다듬은 글
안녕하세요, 토리 자리입니다. 글로벌 파운드리 업계에서 대만 TSMC가 '신의 의혹'이라 불리는 1.4나노 공정 개발을 선언하며 삼성전자와의 파운드리 전쟁을 선포했습니다. 1.4나노 공정으로 반도체 칩의 성능과 집적도가 더욱 높아질 것이라는 분석과 함께 삼성전자의 연구개발 행보에도 관심이 쏠리고 있습니다.
반도체 업계에 따르면 TSMC는 기존 3나노 공정 연구개발팀을 1.4나노 연구개발팀으로 전환해 다음 달부터 정식 운영에 들어갈 예정이라고 보도됐습니다. 삼성전자도 지난해 '삼성 파운드리 포럼 2021'에서 2025년 2나노 공정 양산 계획을 밝히며 후속 제품 개발을 공식화했습니다.
흥미로운 점은 인텔 역시 TSMC와 마찬가지로 2024년, 즉 내후년에 1.8나노 공정을 양산하겠다고 밝혔다는 것입니다. 머리카락 굵기의 10만 분의 1 수준이라는 초미세 영역에서 파운드리 기업들의 치열한 싸움이 예고되고 있습니다. 그렇다면 여기서 한 가지 의문이 떠오릅니다. TSMC와 이를 뒤쫓는 삼성전자가 나노 공정을 언제까지 도입하겠다고 발표하는 것이 기술 격차처럼 여겨지고 있는데, 지금 1.4나노를 개발하는 TSMC에 비해, 그리고 1.8나노를 개발 중인 인텔에 비해 삼성전자가 정말 뒤처지고 있는 것일까요?
사실 나노 앞에 붙는 숫자가 작을수록 좋다는 것은 알아도, 그 숫자가 기술력을 그대로 말해 주는 것은 아니라는 사실을 알고 계셨나요? 이번 시간에는 반도체 나노 기술에 대한 오해를 풀고, 무어의 법칙의 한계에 도전하는 미세 공정의 의미와 삼성과 TSMC가 펼치는 파운드리 경쟁을 함께 살펴보겠습니다.
반도체 업계에 종사하지 않은 사람이라도 한 번쯤은 들어봤을 법칙이 바로 무어의 법칙입니다. 1965년 인텔의 공동 창업자 고든 무어가 제시한 이 법칙은 반도체 집적회로에 들어가는 트랜지스터 수가 약 2년마다 2배로 증가한다는 것입니다. 쉽게 말해 반도체 성능이 2년마다 두 배씩 좋아진다는 뜻이죠.
트랜지스터는 반도체에서 전기 신호를 켜고 끄는 스위치 역할을 합니다. 컴퓨터는 0과 1이라는 이진법으로 계산하는데, 트랜지스터가 이 0과 1을 구분하는 역할을 하죠. 손가락을 펴고 접는 것으로 숫자를 세는 것과 비슷합니다. 손가락이 10개이기 때문에 10까지는 암산 없이 쉽게 셀 수 있지만, 손가락이 20개라면 10을 넘는 계산도 훨씬 수월하겠죠. 이와 비슷하게 트랜지스터가 많을수록 계산 성능도 좋아집니다.
재미있는 예를 하나 들면, 성능 괴물로 평가받는 애플의 자체 반도체 'M1 칩'은 5나노 공정으로 만들어졌고, 트랜지스터가 무려 160억 개 이상 탑재되어 있습니다. 결국 성능 향상은 더 많은 트랜지스터를 집적하는 방식으로 이뤄지고 있고, 2배씩 늘리기 위해 반도체 안에서 전기 신호가 지나다니는 회로의 선폭을 약 30%씩 줄여 가며 개발해 왔습니다. 공정 이름에 붙는 '3나노', '5나노', '7나노' 같은 숫자가 바로 이 선폭 축소의 흔적입니다.
트랜지스터의 선폭을 줄이면 같은 면적에 더 많이 집적할 수 있을 뿐 아니라, 누설 전류와 작동 전압도 함께 낮아집니다. 그래서 반도체 칩의 발전은 '공정을 미세화하면 성능이 좋아진다'는 공식으로 이어져 왔습니다. 물론 미세화를 하지 않고 칩 크기를 키워서 트랜지스터 개수를 늘릴 수도 있습니다. 하지만 칩이 커지면 웨이퍼 한 장에서 나오는 반도체 개수가 줄어 생산 효율이 떨어지고, 같은 성능이라도 전력 소모가 커지는 문제가 생깁니다.
예를 들어 네 명이 400미터 이어달리기를 할 때와, 같은 인원이 100미터씩 이어달리기를 하는 경우를 비교해 보면, 거리가 늘어나면 한 사람이 더 많은 거리를 뛰어야 하니 힘이 많이 들고 에너지도 더 소모되죠. 반도체도 마찬가지입니다. 미세 공정으로 만든 반도체는 좁은 면적에 더 많은 트랜지스터를 넣을 수 있고, 전자가 이동하는 거리와 시간도 줄어들어 더 빨리 작동하고 에너지도 덜 듭니다. 즉 공정이 미세할수록 성능은 뛰어나고 전력 소모와 발열은 줄일 수 있는 것이죠.
이런 특성 때문에 파운드리 산업은 제조 능력이 곧 경쟁력이 됩니다. AI와 5G 등 통신 기술이 발달하면서 PC, 스마트폰, 각종 전자기기에 들어가는 고성능 반도체 수요가 계속 커지고 있습니다. 테슬라, 마이크로소프트, 아마존 같은 빅테크 기업들이 자사 서비스에 쓰이는 반도체를 직접 설계하는 시대가 오면서 파운드리 수요는 더욱 늘어날 전망입니다. 결국 초미세 공정을 가장 먼저 개발해 대형 고객사를 확보하는 기업이 차세대 반도체 시장의 주도권을 쥐게 될 것입니다. 그래서 TSMC, 삼성, 인텔이 너도나도 '더 작은 나노'를 내세우며 기술력 경쟁을 벌이고 있는 것입니다.
여기까지가 우리가 일반적으로 알고 있는 회로 선폭 경쟁의 상식입니다. 그렇다면 여기까지만 들은 분들은 이런 질문을 하실 수 있을 것 같습니다. "TSMC는 1.4나노, 인텔도 1.8나노 개발에 돌입한다는데, 삼성전자는 그냥 건너뛰고 한 방에 가면 1등 하는 거 아니냐"는 질문이죠. 하지만 실제로는 그렇게 간단하지 않습니다.
다시 한번 말씀드리면 1나노는 머리카락 굵기의 10만 분의 1입니다. 체감이 잘 되지 않으실 텐데, 원자 10개가 늘어선 크기라고 생각하시면 됩니다. 눈으로는 전혀 볼 수 없는 미세한 단위입니다. 이 정도로 작아지면 반도체는 양자역학의 영역에 들어서게 되고, 그 결과 '양자 터널링'이라 불리는 현상이 발생할 수밖에 없습니다.
반도체는 전자의 흐름을 정확히 통제할 수 있어야 합니다. 그런데 나노 단위로 회로가 좁아지면, 전자가 설계된 길을 벗어나 다른 곳에 나타나는 부작용이 생깁니다. 이것이 터널 효과입니다. 양자 터널링은 양자역학에서 파동이 고전적으로는 통과할 수 없는 장벽을 통과하는 현상을 말합니다. 고전역학에서는 충분한 에너지를 가지지 못한 입자가 장벽을 넘을 수 없다고 예측하지만, 양자역학에서는 입자가 아주 작은 확률로 장벽을 뚫고 반대편으로 넘어갈 수 있다고 봅니다.
쉽게 비유하자면, 볼링공을 굴릴 때 레일 위를 얌전히 굴러가야 정상입니다. 그런데 나노 세계에서는 볼링공이 유령이 된 것처럼 레일을 뚫고 엉뚱한 방향으로 굴러갈 수 있습니다. 회로가 미세해지면서 반도체 회로를 따라 흘러야 할 전자가 회로를 넘어 원치 않는 방향으로 새어 나가는 것이죠.
이 양자 터널링 현상은 반드시 풀어야 할 난제입니다. 전자가 설계대로 움직이지 않으면 반도체가 오작동을 일으키고, 새어 나가는 전자 때문에 누설 전류도 발생합니다. 소비 전력도 함께 증가하죠. 반도체 공정 발전이 갈수록 더뎌지는 것도 이 문제를 해결하기가 결코 쉽지 않기 때문입니다.
그래서 나노 시대에 양자 터널링을 예방하는 핵심 해법으로 꼽히는 것이 바로 신소재 사용입니다. 반도체 집적회로의 성능은 단순히 선폭을 미세하게 줄인다고 해서 좋아지는 것이 아닙니다. 신소재 도입, 트랜지스터 구조의 변화, 핀 높이 조절, 금속 게이트 개선 등 다양한 요인으로 성능을 향상시킬 수 있습니다.
실제로 반도체 성능 향상은 초미세 공정 하나만으로 이뤄지지 않습니다. 여러 공정 기술을 조합해 집적도를 2배 높이는 방식으로 성능을 끌어올리는 경우가 많습니다. 그래서 최근 발표되는 미세 공정들의 상당수는 '전 세대 대비 성능이 두 배 좋아졌다'는 의미로 마케팅되는 경우가 많고, 전 세대에 비해 실제로 트랜지스터 집적도가 두 배가 된다는 고전적인 의미와는 차이가 있습니다. 물론 실질적인 최소 선폭은 계속 줄고 있지만, 여러 공정 레이어가 어떤 방식으로 구현되는지는 각 회사가 세부적으로 공개하지 않는 경우가 많습니다.
즉 TSMC의 1.4나노나 인텔의 1.8나노처럼 선폭을 줄이는 것만이 유일한 해결책이 아니며, 회로를 아무리 줄여도 양자 터널링 문제를 해결하려면 소재와 구조 등 다양한 기술이 더 중요하다는 뜻입니다. 이 점에서 최근 삼성전자 주도의 연구가 주목받고 있습니다. 반도체 수율을 높여 해결할 수 있는 핵심 소재 기술 연구가 사이언스지에 게재되며, 삼성전자가 양자 터널링 현상을 예방하고 1나노에 버금가는 기술 개발에 성공할 수 있다는 기대감이 모이고 있습니다.
울산과학기술원(UNIST)의 이준익 교수 연구팀은 '2차원 반도체 소재인 산화 알루미늄' 같은 소재에서 원자 간 결합이 사라지는 물리 현상을 새롭게 발견하고, 이를 반도체에 적용해 저장 용량 한계를 돌파하는 데 성공했습니다. 이 소재는 현재 메모리 반도체 공정에서 흔히 쓰이는 물질인데, 이를 적용하면 개별 원자를 제어할 수 있고 원자 4개만으로도 데이터 저장이 가능해집니다. 데이터 저장을 위해 수십 나노미터 크기의 공간이 필요하다는 업계의 통념을 뒤집을 수 있는 것이죠. 현재 수십 나노 공정 수준에 머물러 있는 메모리 반도체 공정을 0.1나노 단위까지 미세화할 수 있어, 메모리 집적도가 기존 대비 약 1천 배 이상 향상될 것으로 예상됩니다.
이 기술이 실용화되면 스마트폰, 태블릿 PC 등 다양한 제품의 메모리 성능을 한층 끌어올릴 수 있고, 저장 능력이 사라지는 문제도 줄일 수 있어 원자를 쪼개지 않는 범위에서 최고의 집적 기술을 활용할 수 있다는 기대가 모이고 있습니다.
결국 현재 파운드리 업계에서는 TSMC와 인텔이 공격적으로 1나노대 공정 경쟁에 나서고 있고, 삼성 역시 이에 버금가는 기술 개발에 힘을 쏟고 있습니다. 반도체 회로 축소로 인한 부작용인 양자 터널링 현상을 예방할 수 있는 기술이 확보되면, 현재 삼성전자의 갤럭시 시리즈와 갤럭시탭 등 수많은 제품에 탑재되는 반도체 성능도 한층 더 발전할 수 있을 것입니다.
무어의 법칙은 지금까지 IT 산업의 발전을 이끌어 온 원동력이었습니다. 트랜지스터를 줄이는 것은 여전히 중요하지만, 현재 기술은 이미 물리적 한계에 가까워졌습니다. 그래서 반도체가 양자역학의 법칙이 지배하는 나노 세계에 도달한 지금, 양자 터널링에 대한 해법을 마련하는 것이 1나노 시대 반도체 경쟁의 핵심이 되었습니다.
결국 공정 숫자 하나만으로 기술 우위를 판단할 수는 없습니다. 반도체 소재, 공법 등 수많은 복합 기술을 함께 개발할 때 비로소 양자역학의 한계를 넘어서는 진보가 가능합니다. 현재 TSMC와 인텔이 1나노대 공정을 앞다퉈 선언하고 있지만, 공정 숫자는 실제 성능을 그대로 보여주는 지표라기보다 마케팅 용어에 가까운 측면이 있습니다. 그러니 삼성전자가 뒤처지고 있다는 걱정은 조금 덜어 두셔도 좋을 것 같습니다. 오히려 양자 터널링을 극복하는 소재와 구조 기술을 바탕으로, 경쟁사보다 더 견고한 제품을 내놓을 가능성도 충분히 있다고 봅니다.
요즘 삼성전자가 파운드리 사업에서 여러 어려움을 겪고 있는데, 잘 극복해서 TSMC를 위협하는 글로벌 파운드리 기업으로 성장하길 진심으로 응원하겠습니다.
오늘 영상은 여기까지입니다. 영상 내용이 도움이 되셨다면 구독과 좋아요 부탁드립니다. 다음 영상에서 또 만나요. 감사합니다.
Comments 0